Транзистор с плавающим затвором

Транзи́стор с пла́вающим затво́ром — разновидность полевого МОП-транзистора, используемая в различных устройствах энергонезависимой памяти: флэш-памяти, EEPROM.

РазновидностиПравить

Транзисторы с электрическим программированием и ультрафиолетовым стиранием (ЛИЗМОП)Править

ЛИЗМОП (англ. FAMOS — Floating gate Avalanche injection Metal Oxide Semiconductor) — полевой МОП-транзистор с лавинной инжекцией заряда, базовый элемент одного из вариантов энергонезависимых постоянных запоминающих устройств.

Конструкция транзистора была предложена Фроман-Бенчковским в 1971 году и отличается от обычного полевого транзистора наличием «плавающего затвора», то есть проводящей области над каналом, которая изолирована от других частей структуры и на которой можно сохранять электрический заряд. Изменение величины заряда на плавающем затворе приводит к сдвигу вольт-амперной характеристики транзистора, что и используется для кодирования логических состояний 1 и 0. Для переноса электронов из подложки на плавающий затвор используется явление лавинного пробоя перехода исток (сток) — подложка («лавинная инжекция»), а для удаления электронов из плавающего затвора структура облучается ультрафиолетовым светом (УФ) через специальное окно в корпусе микросхемы, прозрачное для УФ и возбуждённые фотонами электроны из плавающего затвора возвращаются в подложку. Существует два варианта конструкции транзистора, различающиеся наличием или отсутствием обычного управляющего затвора (варианты «с плавающим затвором» и «с двойным затвором»).

Недостатком ЛИЗМОП-транзисторов является ограниченное число перезаписей информации (порядка 100) и невозможность изменения информации в отдельно взятой ячейке памяти без стирания информации во всей запоминающей матрице микросхемы. Поэтому в 1980-е годы ЛИЗМОП-структуры были вытеснены другими конструкциями энергонезависимой памяти, позволяющими стирать информацию чисто электрическим способом.

Транзисторы с электрическим программированием и стираниемПравить

Конструкция транзистора с плавающим дополнительным затвором.

В таких транзисторах изменение электрического заряда внутреннего, изолированного слоями диэлектрика затвора производится чисто электрическим способом без применения ультрафиолетового излучения, но принцип действия сохраняется. Изменение заряда плавающего затвора происходит за счет туннелирования электронов и обратимого лавинного пробоя тончайших (порядка нескольких нм) слоёв диэлектрика, обусловленных высокой напряжённостью электрического поля в диэлектрике. При изменении электрического заряда на плавающем затворе изменяется вид вольт-амперной характеристики структуры, в частности, изменяется напряжение отсечки при управлении изменением напряжения на управляющем затворе, что позволяет в этой структуре хранить 1 бит информации. Так как заряд плавающего, изолированного от всех электрических цепей затвора сохраняется (при не очень сильных электрических полях в слоях диэлектрика), микросхемы, построенные на таких структурах, сохраняют информацию при отключённом напряжении питания.

Широко применяется в типах флеш-памяти, допускающих (по данным на 2010 год) по крайней мере 100 тысяч циклов перезаписи для SLC (однобитных ячеек) и 10 тысяч — для MLC (хранение 2 бит в ячейке в виде одного из четырёх уровней)^[1]. Такая память изготавливается по техпроцессам вплоть до 19—16 нм. Приблизительно в 2011—2012 годах всеми производителями флеш-памяти были внедрены воздушные промежутки между управляющими линиями, позволившие продолжить масштабирование далее 24—26 нм^[2]^[3]. Из-за проблем с дальнейшим масштабированием с 2014—2015 года некоторые производители (Samsung) начали массовый выпуск 24- и 32-слойной 3D NAND^[4], в которой для хранения информации используются не транзисторы с плавающим затвором, а ячейки на базе технологии CTF^[5].

См. такжеПравить

ПримечанияПравить

↑ Write Endurance in Flash Drives: Measurements and Analysis // FAST’10 Proceedings of the 8th USENIX conference on File and storage technologies, 2010
↑ Jeongdong Choe (TechInsights). Comparing Leading-Edge NAND Flash Memories (англ.), EETimes (25 July 2013). Дата обращения: 11 января 2015. «All the NAND manufacturers adopted an air-gap process to achieve high performance and reliability. Toshiba implemented an air-gap process on its 19nm NAND device, while Samsung adopted it on 21nm. IMFT has used a more mature air-gap process on both the wordline and bitline structure since its 25nm NAND technology.».
↑ Nirmal Ramaswamy, Thomas Graettinger, (Micron). NAND flash scaling: 20nm node and below. Here are some of the fundamental cell design issues considered and addressed to arrive at this planar cell technology. (англ.), EE Times-Asia (5 July 2013). Архивировано 12 января 2015 года. Дата обращения: 11 января 2015. «This had already become a problem at the 25nm node requiring the deployment of airgap between the cells to reduce interference».
↑ Peter Clarke. NAND, DRAM 3D-Transition Roadmaps (англ.), EETimes (25 August 2014). Дата обращения: 11 января 2015.
↑ Dick James. The Second Shoe Drops – Samsung V-NAND Flash (англ.), ChipWorks (5 August 2014). Архивировано 1 января 2015 года. Дата обращения: 11 января 2015.

СсылкиПравить

Дьяконов В. П. Лавинные транзисторы и их применение в импульсных устройствах. М. «Советское радио», 1973, 208 с.
Дьяконов В. П. Запоминающие устройства на лавинных полупроводниковых приборах. Известия вузов. Приборостроение. т. XXIII, № 4, 1975, с. 86-91.
Дьяконов В. П. Intel. Новейшие информационные технологии. Достижения и люди. М.: СОЛОН-Пресс, 2004, 416 с.
Лебедев А. И. Физика полупроводниковых приборов. Физматлит, 2008.
Hasler, Paul, Bradley A. Minch, and Chris Diorio.Floating-gate devices: they are not just for digital memories any more." Proceedings of the 1999 IEEE International Symposium on Circuits and Systems, 1999. (ISCAS’99). Vol. 2. IEEE, 1999 doi:10.1109/ISCAS.1999.780740 (англ.)
Kwok K. Ng. 46. Floating-Gate Avalanche-Injection Metal-Oxide-Semiconductor Transistor // Complete Guide to Semiconductor Devices. — Second Edition. — John Wiley & Sons, 2002. — ISBN 9781118014769. — doi:10.1002/9781118014769.ch46.

[1] Write Endurance in Flash Drives: Measurements and Analysis // FAST’10 Proceedings of the 8th USENIX conference on File and storage technologies, 2010

[EETimes-2013-AG-2] Jeongdong Choe (TechInsights). Comparing Leading-Edge NAND Flash Memories (англ.), EETimes (25 July 2013). Дата обращения: 11 января 2015. «All the NAND manufacturers adopted an air-gap process to achieve high performance and reliability. Toshiba implemented an air-gap process on its 19nm NAND device, while Samsung adopted it on 21nm. IMFT has used a more mature air-gap process on both the wordline and bitline structure since its 25nm NAND technology.».

[below20nm-2013-eetasia-3] Nirmal Ramaswamy, Thomas Graettinger, (Micron). NAND flash scaling: 20nm node and below. Here are some of the fundamental cell design issues considered and addressed to arrive at this planar cell technology. (англ.), EE Times-Asia (5 July 2013). Архивировано 12 января 2015 года. Дата обращения: 11 января 2015. «This had already become a problem at the 25nm node requiring the deployment of airgap between the cells to reduce interference».

[eetimes-3d-trans-2014-08-4] Peter Clarke. NAND, DRAM 3D-Transition Roadmaps (англ.), EETimes (25 August 2014). Дата обращения: 11 января 2015.

[chipworks-samsung-vnand-ctf-2014-5] Dick James. The Second Shoe Drops – Samsung V-NAND Flash (англ.), ChipWorks (5 August 2014). Архивировано 1 января 2015 года. Дата обращения: 11 января 2015.

[1]

[2]

[3]

[4]

[5]